按复导纳合并1–6种C-ESR-ESL支路，计算网络阻抗、各支路自谐振并识别模型反谐振峰。
支持1–6种并联支路；每条支路的C、ESR、ESL和数量必填，数据来源可选。
输入参数后点击计算，结果和模型假设会显示在这里。
计算公式、变量含义和模型边界公开展示；参考资料最近核验于 2026-08-30.
直接参与主要结果计算，是本工具的核心模型。
2 个Z(f) = ESR + j(2πf·ESL − 1/(2πfC))用串联的电容量C、等效串联电阻ESR和等效串联电感ESL描述电容的一阶频率响应。
Y_total(f) = Σᵢ nᵢ/Zᵢ(f), Z_total(f) = 1/Y_total(f)每类器件先保留复阻抗的实部与虚部，再按数量累加复导纳；不能把不同电容的阻抗幅值直接并联。
用于检查模型适用范围、测量条件或法规规则。
2 个f_SRF = 1/(2π√(ESL·C))在一阶串联RLC模型中，容抗与感抗大小相等并相互抵消；自谐振点的阻抗下限由ESR决定。
Z_target = ΔV_allowed / ΔI_max = V_DD·ripple% / ΔI_max用允许电压扰动与最大瞬态电流阶跃之比建立PDN设计目标线；这是设计预算，不是标准限值。
结果基于页面列出的模型与假设，用于设计阶段估算和预认证风险判断。复杂结构、材料频散、近场耦合及测试布置可能造成显著偏差。
f_SRF = 1 / (2π·√(L·C))，其中 L 为等效串联电感（ESL）。超过 SRF 后电容整体呈感性，去耦作用失效。
多个不同容值的电容并联时，大电容的 ESL 与小电容的 C 会在中间频点形成并联谐振，出现阻抗尖峰（反谐振），这是 PCB 去耦设计的常见陷阱。
让各电容阻抗曲线交叠覆盖目标频段，并控制反谐振尖峰低于目标阻抗。通常按数量级间隔搭配（如 10 μF / 100 nF / 1 nF），并优先选低 ESL 封装。
本工具用于设计阶段估算。正式的 EMC 测试、标准符合性判定与整改咨询，欢迎联系我们。